Desarrollo de aplicaciones en la nube aceleradas por FPGA con SDAccel: Teoría

Descripción

¡Este curso es para cualquier persona apasionada en aprender a desarrollar aplicaciones aceleradas por FPGA con SDAccel!

¡Estamos entrando en una era en la que el progreso de la tecnología induce cambios de paradigma en la informática!
Como compensación entre las dos características extremas de GPP y ASIC, podemos encontrar un nuevo concepto, una nueva idea de computación ... la computación reconfigurable, que ha combinado las ventajas de los dos mundos anteriores. Dentro de este contexto, podemos decir que la informática reconfigurable tendrá un impacto amplio, generalizado y gradual en la vida humana. Por lo tanto, es hora de que nos centremos en cómo la informática reconfigurable y las técnicas de diseño de sistemas reconfigurables se utilizarán para crear aplicaciones.

Por un lado, la informática reconfigurable puede tener un mejor rendimiento con respecto a la implementación de un software, pero pagando esto en términos de tiempo de implementación. Por otro lado, se puede usar un dispositivo reconfigurable para diseñar un sistema sin requerir el mismo tiempo de diseño y complejidad en comparación con una solución personalizada completa, pero se puede superar en términos de rendimiento.
Dentro de este contexto, las herramientas Xilinx SDx, incluido el entorno SDAccel, el entorno SDSoC y Vivado HLS, proporcionan una experiencia lista para usar para los programadores de sistemas que buscan particionar elementos de una aplicación de software para ejecutarlos en un FPGA elemento de hardware, y que ese hardware funcione a la perfección con el resto de la aplicación ejecutándose en un procesador o procesador incorporado.

La experiencia inmediata proporcionará resultados interesantes y, digamos, "suficientemente buenos" para muchas aplicaciones.
Sin embargo, esto puede no ser cierto para usted, puede estar buscando un mejor rendimiento, rendimiento de datos, latencia reducida o reducir el uso de recursos ... Este curso se centra exactamente en esto. Después de presentarle los FPGA, profundizaremos en los detalles sobre cómo usar Xilinx SDAccel, proporcionándole también ejemplos prácticos sobre cómo optimizar la lógica del hardware para obtener lo mejor de sus implementaciones de hardware. En este caso, ciertos atributos, directivas o pragmas pueden usarse para dirigir la compilación y síntesis del núcleo del hardware, o para optimizar la función del transportador de datos que opera entre el procesador y la lógica del hardware.
Además, en este curso nos centraremos en infraestructuras distribuidas y heterogéneas, presentando cómo dar vida a sus soluciones utilizando las instancias Amazon EC2 F1.